양자오류정정 Decoder란? QPU 옆에 FPGA와 고전컴퓨터가 필요한 이유

Surface Code나 qLDPC 같은 양자오류정정에서 Decoder가 어떤 역할을 하는지 살펴봅니다. Syndrome 데이터가 빠르게 쌓이는 상황을 간단히 계산하고 QPU와 FPGA, CPU·GPU가 함께 필요한 이유를 설명합니다.

양자오류정정 글을 보면 Data Qubit, Ancilla Qubit, Syndrome이라는 단어가 자주 등장합니다.

그런데 오류를 측정한 다음 **누가 실제로 오류 위치를 판단하는가?**라는 질문은 상대적으로 덜 다뤄집니다.

그 역할을 담당하는 것이 QEC Decoder입니다.

흥미로운 점은 Decoder가 양자컴퓨터가 아니라 고전 컴퓨팅 장치에서 실행되는 알고리즘이라는 것입니다.

즉 Fault-Tolerant Quantum Computer를 만들기 위해서는 QPU뿐 아니라 FPGA, CPU, GPU 같은 고전 연산자원이 반드시 함께 필요합니다.

Syndrome을 측정하면 바로 오류 위치를 알 수 있을까?

그렇지 않습니다.

Surface Code 등의 QEC에서는 실제 Logical Information을 직접 읽는 대신 Stabilizer Measurement 등을 통해 Syndrome을 얻습니다.

Syndrome이 변했다는 것은 주변 어딘가에서 오류가 발생했을 가능성을 알려주는 신호입니다.

하지만 한 개의 Syndrome만 보고

“3번 Qubit에 X Error가 발생했다”

라고 바로 확정할 수 있는 것은 아닙니다.

여러 Qubit과 여러 QEC Cycle에서 발생하는 측정 패턴을 함께 보고 가장 가능성 높은 오류 경로를 추정해야 합니다.

이 계산을 Decoder가 수행합니다.

Decoder에 필요한 네 가지 조건

조건	의미
Accuracy	오류 위치를 얼마나 정확히 추정하는가
Speed	다음 QEC Cycle에 뒤처지지 않는가
Latency	결과가 필요한 시간 안에 나오는가
Hardware Cost	FPGA·CPU·메모리 등의 자원이 얼마나 필요한가

정확한 Decoder라도 계산에 몇 초씩 걸린다면 빠른 QEC 시스템에는 사용하기 어렵습니다.

반대로 매우 빠르지만 오류 추정 성능이 낮다면 Logical Error Rate를 충분히 낮추기 어렵습니다.

결국 정확도와 속도를 동시에 확보해야 합니다.

Syndrome 데이터 속도를 가상으로 계산해보자

실제 시스템 수치를 의미하는 것이 아니라 Decoder의 문제를 이해하기 위한 단순 예제입니다.

어떤 오류정정 시스템에서 매 QEC Cycle마다 1,000개의 Syndrome Bit가 발생한다고 가정해보겠습니다.

그리고 Cycle Time이 1μs라고 가정합니다.

그러면 1초 동안 발생하는 Raw Syndrome 정보량은

1,000 bit ÷ 1 μs

즉

1,000 × 1,000,000 = 10억 bit/s

입니다.

약 1 Gbit/s입니다.

QEC 규모가 10배가 된다면 단순 계산으로는 10 Gbit/s 수준의 Syndrome이 발생할 수도 있습니다.

실제 구조는 QEC Code와 측정방식에 따라 크게 달라지지만 중요한 점은 명확합니다.

Qubit 수가 증가할수록 오류를 해석하는 Classical Processing도 함께 확장되어야 한다는 것입니다.

왜 FPGA 이야기가 자주 나올까?

FPGA는 많은 연산을 병렬로 수행할 수 있고 지연시간을 작게 설계하기에 적합합니다.

이 때문에 QEC Decoder의 실시간 구현 후보로 연구되고 있습니다.

IBM은 qLDPC용 Relay-BP Decoder를 연구하면서 FPGA에서 실시간 Quantum Memory Decoding을 구현하는 방향을 공개했습니다. IBM은 Decoder 성능을 speed, accuracy뿐 아니라 하드웨어에서 얼마나 compact하게 구현할 수 있는지도 중요한 기준으로 보고 있습니다.

IBM의 현재 로드맵에서도 real-time error-correction decoder를 Fault-Tolerant 시스템으로 가기 위한 주요 기술로 다루고 있습니다.

Decoder가 늦으면 어떻게 될까?

QEC Cycle은 계속 진행되는데 Decoder가 그 속도를 따라가지 못하면 Syndrome 데이터가 계속 밀릴 수 있습니다.

컴퓨터 네트워크에서 패킷을 처리하는 속도보다 데이터가 빠르게 들어오면 Queue가 쌓이는 것과 비슷합니다.

따라서 Decoder에서는

QEC Cycle Time > Decoder 처리 지연

관계를 달성하는 것이 중요한 목표가 될 수 있습니다.

또 어떤 시스템에서는 즉시 Physical Correction을 수행하기보다 Pauli Frame이라는 논리적인 상태 정보를 갱신하면서 계산을 이어갈 수도 있습니다.

그래도 향후 Logical Operation이나 Feed-forward를 수행하려면 Decoder 결과가 적절한 시간 안에 제공되어야 합니다.

양자컴퓨터는 결국 Hybrid System이다

전체 구조를 단순화하면 다음과 같습니다.

QPU

→ Syndrome Measurement

→ ADC / Readout

→ FPGA 또는 Accelerator

→ QEC Decoder

→ Pauli Frame / Feedback

→ 다음 Quantum Operation

이 구조를 보면 대규모 양자컴퓨터는 QPU 하나가 모든 것을 처리하는 장치가 아니라는 점이 분명합니다.

Quantum Hardware와 Classical Hardware가 매우 짧은 시간 안에 데이터를 주고받는 Cyber-Physical Computing System에 가깝습니다.

정리

Logical Qubit을 만들려면 Physical Qubit만 많이 준비해서는 부족합니다.

Syndrome을 빠르게 읽고 오류 패턴을 분석하는 Decoder가 함께 확장돼야 합니다.

향후 양자컴퓨터 성능을 볼 때 Qubit 수, Gate Fidelity와 함께 Decoder latency와 Classical Processing architecture도 중요한 평가항목이 될 가능성이 큽니다.

양자컴퓨터란? 큐비트부터 오류정정까지 한 번에 이해하기

 

양자오류정정 QEC란? Syndrome과 Logical Qubit으로 이해하기